[求助]数字后端中,各层金属的用途

[求助]数字后端中,各层金属的用途

查看: 15873|回复: 12

[求助]

数字后端中,各层金属的用途

[复制链接]

woyi

woyi

当前离线

积分2779

IP卡

狗仔卡

电梯直达

1#

发表于 2011-10-4 13:03:38

|

只看该作者

|倒序浏览

|阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×

各位大侠,有谁能告诉我,layout中各层金属都具体有什么作用。比如,一般memory的VDD和VSS需要用第几层金属?(假设设计中共有7层金属)standard cell的电源需要用第几层金属互联。信号的互联要用到第几层金属?CTS的routing要用第几层金属?只知道电源的连接,一般用高层金属,因为IR drop小,但具体是第几层,以及原因就不是非常清楚了。谢谢给位的鼎力相助。

layout, 金属, 数字后端

收藏11

转播

分享

淘帖0

支持0

反对0

相关帖子

• 求助射频layout相关资料

• 求射频layout的一些资料

• layout中调用的instance如何进行修改

• 最小金属宽度的问题~

• calibre lvs 问题

• 求问这两种器件是什么?为什么是这样?

• 寻一年工作经验analog layout一名,地点:成都

• drc出现个错误,Specified primary。。。帮帮忙

• 求助LVS

回复

使用道具

举报

提升卡

沉默卡

喧嚣卡

变色卡

陈涛

陈涛

当前离线

积分25962

IP卡

狗仔卡

2#

发表于 2011-10-4 15:59:05

|

只看该作者

电源用最高层(6,7),标准单元的电源大多用最低层(1),也有一些用到第2层的,

因为IR-drop的原因,电源也可能会用到中间的金属层

memory的电源用的层数越低越好,这样它的上面还可以走线

clock要选RC最小的层做主干线,如果有多个RC相同的层,选低层

EETOP创芯人才网简历投递入口

回复

支持 1

反对 0

使用道具

举报

icfbicfb

icfbicfb

当前离线

积分177554

IP卡

狗仔卡

3#

发表于 2011-10-4 17:29:51

|

只看该作者

高层用来做power, CTS routing,

下面用来做signal route,

回复

支持

反对

使用道具

举报

woyi

woyi

当前离线

积分2779

IP卡

狗仔卡

4#

楼主|

发表于 2011-10-7 09:52:05

|

只看该作者

谢谢大家的帮助啊。顺便问下,做后端去芯原,对知识和经验的积累帮助大吗?

回复

支持

反对

使用道具

举报

icfbicfb

icfbicfb

当前离线

积分177554

IP卡

狗仔卡

5#

发表于 2011-10-7 10:17:45

|

只看该作者

verisilicon是做design service的专业公司,学的很快的

后端就是要去tapeout多的地方学, 一年好多次, 怎么学都会了

EETOP创芯人才网简历投递入口

回复

支持

反对

使用道具

举报

jiancongwoo

jiancongwoo

当前离线

积分33054

IP卡

狗仔卡

6#

发表于 2011-10-7 10:21:16

|

只看该作者

回复 2# 陈涛

关于Clock的我的看法是能用高层尽量用高层。 因为Tool在做Routing的时候,先用低层的Metal,低层的没有Routing Track了,再用高层的,那么我们可以这么认为高层的Metal的 Signal Routing相对会少一些,从减少Noise的方面考虑,往高层走Clock的信号会比较好。

EETOP创芯人才网职位发布入口

回复

支持

反对

使用道具

举报

陈涛

陈涛

当前离线

积分25962

IP卡

狗仔卡

7#

发表于 2011-10-7 14:08:38

|

只看该作者

本帖最后由 陈涛 于 2011-10-7 14:10 编辑

我是从这些方面考虑clock wire的选层的,

1)在深纳米设计中,时钟树的质量对整个设计的影响越来越大,所以,一般情况下,时钟信号更重要,所以才有以下的2)和3)

2)clock wire 一般都用double space,线间干扰会被减到很小,远远小于min spacing的信号线干扰

3)无论是时钟的driving pin,还是leaf pin,都是在第1/2层,如果时钟wire用高层,需要更多的via,白白增加RC

所以建议“要选RC最小的层做主干线,如果有多个RC相同的层,选低层”

EETOP创芯人才网简历投递入口

回复

支持

反对

使用道具

举报

龙溪小泮

龙溪小泮

当前离线

积分6187

IP卡

狗仔卡

8#

发表于 2011-10-8 10:04:10

|

只看该作者

回复 7# 陈涛

陈版主啊,你们说的布线层数是power ring吗,power ring可以直接设定层数,但那个CTS wire怎么单独设置层数啊?

EETOP创芯人才网职位发布入口

回复

支持

反对

使用道具

举报

陈涛

陈涛

当前离线

积分25962

IP卡

狗仔卡

9#

发表于 2011-10-8 10:33:07

|

只看该作者

clock net 也可以设定 prefer layer

EETOP创芯人才网简历投递入口

回复

支持

反对

使用道具

举报

icfbicfb

icfbicfb

当前离线

积分177554

IP卡

狗仔卡

10#

发表于 2011-10-8 15:16:23

|

只看该作者

可以的啊

edi里面是 setAttribute -net @clock -top_preferred_routing_layer -bottom_preferred_routing_layer

icc是 set_net_routing_constraints -min_layer -max_layer

回复

支持 1

反对 0

使用道具

举报

相关养生推荐

vivoX9/X9 Plus的Hi
bet28365365体育在线

vivoX9/X9 Plus的Hi

📅 07-09 👁️ 4876
轻型航空母舰
365bet注册官网

轻型航空母舰

📅 08-30 👁️ 1015
AirPods Pro会莫名其妙的连接不上已配对的iPhone手机
365bet注册官网

AirPods Pro会莫名其妙的连接不上已配对的iPhone手机

📅 07-31 👁️ 3045